## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-147426

(43)Date of publication of application: 06.06.1995

(51)Int.CI.

H01L 31/108 G11C 11/42 H01L 27/15 H01L 29/43

(21)Application number: 05-292318

(71)Applicant: NEC CORP

(22)Date of filing:

24.11.1993


(72)Inventor: FUJIEDA SHINJI

#### (54) SEMICONDUCTOR DEVICE

#### (57)Abstract:

PURPOSE: To provide a semiconductor device which has an element that has both light receiving function and storing function by providing an electrode by successively laminating a middle layer formed of a specific compound semiconductor thin film and a metal film on a semiconductor substrate.

CONSTITUTION: An electrode 3 which has a metal/semiconductor structure is formed on a semiconductor substrate 1 as a light receiving and storing element on a semiconductor substrate 1. Then, a compound semiconductor thin film whose stoichiometry ratio is not one, not containing excess element deposition, is inserted between the metal/semiconductor structured electrode 3 and the semiconductor substrate 1 as a middle layer 2. The material of the compound semiconductor to be the middle layer 2 can be the same or different from that of the semiconductor of the substrate 1, and it can be either single crystal or non-single crystal. Thus, a semiconductor device provided with metal/ semiconductor junction that has both light receiving function and storing function is provided.



### LEGAL STATUS

[Date of request for examination]

29.03.1994

[Date of sending the examiner's decision of rejection]

08.04.1997

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

# BEST AVAILABLE COPY

開特許公報(4)

**特開平7-147426** 

(11)特許出願公開番号

(43)公開日 平成7年(1995)6月6日

技術表示箇所						超苯耳口疣<
				ပ	Ħ	(全4頁)
						OF.
•				H01L 31/10	28/46	自 開水項の数2 OL (全4 頁) 規料頁に続く
P.I				H		極
庁内整理番号			8832-4M		7376-4M	報査額次
<b>建</b> 到配布		Д	2			
	0 1 L ·31/108	11C 11/42	21/12			
int Q.	011	11C	0 1 L 27/15			

印京都港区芝五丁目7番1号 日本電気株 年2年 **机京都港区芝五丁目7番1号 非国际 对外国籍** 日本電気株式会社 解枝 位次 000004237 大学社内 71)出版人 (4) 作到人 (72) 宪明者 平成5年(1993)11月24日 **特面平5-292318** (21) 田殿即中 (22)出版日

(54) [発形の名称]

【目的】受光および記憶機能を同時に持つ森子を有する 4導体装置を実現する。 (67) [要約]

As簿膜の中間層2を散け、その上にA1電極3を散け [構成] GaAs基板1上にAs過剰Alo.2 Gao.s 5. 更にGaAs基板1上にA1電極4を設ける。

2中間層(Alaz Gage As) ~1 GaAs基板 3 單極(44)

【翻水倒1】 半導体基板上に化学量臨比が1 でなくか つ過剰元素の析出物を含まない化合物半導体薄膜からな る中間層と金属膜を順次積層して構成される電極を備え ていることを特徴とする半導体装置 (各許額水の低田)

【請求項2】 半導体基板上に化学量論比が1でなくか つ過剰元素の折出物を含まない化合物半導体薄膜からな る中間層と絶縁性薄膜と金属膜とを順次積層して構成さ **れる虹極を備えていることを特徴とする半導体装置。** [発明の詳細な説明]

00011

【産業上の利用分野】本発明は、半導体装置に関し、 こ配倣機能を有する電極の構造に関するものである。

[従来の技術] 光デバイスと電子デバイスを一体化させ た半導体装置 (0m1m) は、光の袴つ並列性を利用し た並列信号処理装置として期待されている。OEICで [0002]

る。すなわち、入力期間中に個々の受光素子へ与えられ た信号内容が何らかの形で記憶されたのち、これを読み とって資算し電気的な出力を行なう。通常、記憶素子は 並列の光信号を資算処理するには記憶機能が必要であ **党光業子と別に散けられる。** 

[0000]

子と記憶業子の両方を別々に散けることは、0 EICの 高集積化には不利である。 本発明の目的は、受光と記憶 の機能を同時に持つ繋子を有する半導体装置を提供する [発明が解決しようとする課題] しかしながら、受光業 ことにある。

0004]

**抗ワイドパンドギャップ半導体を用いても良く、更に中** 記憶禁子として、金属/半導体構造の電極を作製し、こ の金属/半導体界面に、化学量鑑比が 1 でなくかし過剰 元素の析出物を含まない化合物半導体の薄膜を中間層と して挿入する。第2の発明では、中間層と金属とを絶縁 性神殿で分離する。ここで、中間層となる化合物半導体 の材料は、基板半導体と同じ材料でも異なる材料でも良 く、また、単結晶でも非単結晶でも良い。 絶縁性障膜の またAlr Gal-x As, Inx Gal-x Pや他の高抵 【限題を解決するための手段】第1の発明では、受光・ 対科には、SIO1、SINx, AINや色の鉛線体 **罰層化合物半導体を酸化,強化させて形成した酸化膜、** 

【0005】第2の発用の構造は、厳密には金属/絶縁 原/半導体(MIS)構造に当たる。しかし、中間圏内 の欠陥準位が金属との直接トンネリングでキャリアの捕 類ないし放出をせぬよう金属と中間騒を分離することが この構造の主旨であり、絶縁性薄膜の抵抗率としてSi Nx やSiOz なみの10160cmといった高い値はか ならずしも要求されない。 蛮化膜でも良い。

サイトガリウムや砒素空孔が多数存在する。また、逆に [作用] 発光炉バイス、俺に発光ダイオードの材料が化 **含物半導体に限られることから、0m1 Cの材料には化 含物半導体が主に用いられる。本第1の発明で用いる金** 空孔が多数存在する。これらの欠陥は、それぞれに特有 配配値機能を劣化させるので、中間層は拆出物を含まな いものとする。第2の発明では、金属と上記中間層とを 國人半導体構造の半導体装置は、化合物半導体で吸む容 易に作製でき集積化に適当な構造である。本発明の化合 **効半導体の中間層には、化学量論比ずれによる欠陥が多** 数含まれる。例えば、G a 過剰なG a A s 中にはアンチ 宍蛛過魃なG a A s 中にはアンチサイト宍繋やガリウム 補捉したキャリアを容易に放出しないので、配億機能を **狙わせることができる。析出物は再結合選度を高くし上** 絶縁性薄膜で分離する。これは、中間層に捕捉されたキ トリアが金属ヘトンネリングし記憶保持機能が劣化して の電子的単位を持つ。これのの欠陥単位は概して深く、 しまうのを有効に防ぐためである。

[0007] 本発明の装置の構造で受光・記憶動作を得 し、第2の金属(A I) 配極4を設けてMSMダイオー ド構造を作製する。 電極4の材料は電極3の材料と違っ ても良い。第1の鶴橋が準パイアスとなるよう第1,第 8生させ光観流を誘起する。この時、キャリアの一部が たのち読み出される。さらに、金属/半導体(電極3と 中間層2)後合,あるいは中間層2とSINx 膜5と類 5ことにより、これら個々の接合電極に入力した蓄積電 すなわち、ある時間内に個々の記憶装置に与えられた入 ろには、図1,図2に示すように、中間層2とA13あ るいは中間層2 と SiNx 膜5 と A I 3 を第1 の電極と 2の電極間に電圧を印加しつつ、半導体(GaAs)基 板1のパンドギャップよりエネルギーの大きなパルス光 (書き込み光) を照射して半導体基板1中にキャリアを 中間層2内の単位に補捉される。光照射・亀田印加をや めても、単位の欲さに応じた時間内では補助状態が十分 保持される。信号の読みだしには光を照射して欠陥準位 からキャリアを放出させれば良く、この時電極間に電視 5。 すなわち光入力の有無が受光楽子において配値され **蜀3との接合を有する職権を複数と、職権4を1つ股け** 荷の和を電極4での観覚値から読みとることができる。 64生ずる。この放出気荷量は香き込みの有無に対応す 力信号の和徴算が可飽になる。 \$ 30

【実施例】次に本発明を図面を用いて説明する。図1は 本発明の第1の実施例の婚画図である。 [0008]

の上にAlからなる電極3を積層する。As過剰AlG するMBE(分子線エピタキシー)法で成長させ、厚さ **LにAs過刻Alo.1 Gao.1 As海膜の中間層2, そ** 0, 基板温度を200℃, 成長速度を0.8μm/時と [0009] 図1において、 (100) GBAs基板1 a A s 中間層 2 は、A s / (Ga + A 1) ピーム比を 1

-2-

[0000]

+

BEST AVAILABLE COPY

技術表示箇所

Ľ,

广内整理番号

類別配号

H01L 29/43

レロントページの結合

(51) Int. Cl.

せ絶縁性障膜を形成したのち、A 1を落着する。これを 後、SiN\* 膜5を厚さ0、5~3nmスパッタ精礬や 整形して、中間層2AとA1電極3Aが分離された第1 の電極を作製したのち、SiNr 膜5を含まない第2の A1気種4Aを形成する。

10

構成しても同じ配態機能を有するダイオードを形成する

【0011】第1の適用例としては図1において、(1 00) GaAs基板1上にGa過剰GaAs障膜の中間 る電極を積層する。 窓位でGaAs基板1の表面にAr

ことができる。図1を用いて適用例を説明する。

させたのち、このAI膜を通常のリングラフィにより盤 【0010】尚、基板や中間層及び電極を他の材料から

型し電極3,4とすればMSMダイオードが得られる。

層をAェイオン服針法で形成後、その上にTiNからな イオンや加級電用50~100Vで1×1016 cm-1版

スし電流を光照射により糖起する番き込み過程での中間 中間層 S A内の準位にキャリアが補捉される割合が増加 【0014】このように第2の実施例では、絶縁性薄膜 する。また、春き込み後酷み込みまでに生じうるキャリ **ア再放出過程のうち、電極3Aへのトンネル過程が阻ま** れる。したがって、本第2の実施例では第1の実施例に としてSiNx 膜5の挿入により、鬼極3Aを順バイブ **層2Aから電極3Aへのキャリア流入が阻まれるため、** くらく智健保存性が改善される。

【発明の効果】以上説明したように本発明によれば、受 光と配位の機能を同時に持つ金属/半導体接合を有する 半導体装置が得られ、OEICの高集積化が可能になる という効果がある。 [0015]

をスパッタ森着させる。TiNをリングラフィにより整

型し転摘とすればMSMダイオードが得られる。

0. 6eVのGaアンチャイト欠陥部付か応し、厚さ1 ~3 n mの中国層が形成される。この上に鉛値でTiN

9、歳度1018~1018cm-3の街亀子符上0.4~

討し、基板を450℃で5分間熱処理する。これによ

20

【図1】本発明の第1の実施例の斯西図 【図2】本発明の第2の実施例の斯西図 【図面の簡単な説明】

GaAs基板 [符号の説明]

8

5nmとする。成長後、装面結晶性向上のためAs4を

服針させずに450℃で5分間熱処理する。これによ り、徹度約1016cm-8の、価配子帯上0.4~0.

(分子様エピタキシー) 独で成長され、厚さを0.5~

を200℃, 成長速度を0.8 μm/時とするMBE

その上にAlからなる電極を積層する。Ga過剰GaA 8中間層は、A 84 /G a ビーム比を0. 5, 基板温度

00) InP基板上にGa過剰GaAs薄膜の中間層、

【0012】第2の適用例としては図1において、(1

が形成される。この上に室温でAIをMBE成長させり

e V の C a アンチサイト欠路都付を称り C a A s 中間路 ソグラフィにより整型し電極とすればMSMダイオード

13

+

**BEST AVAILABLE** 

同様のA 8過剰A 10.2 G 80.8 A 8の中間層 2を形成 [0013] 図2は本発用の第2の実施例の断面図であ る。図2において、GaAs基板1上に第1の実施例と を0.5~10nmとする。成長後、表面結晶性向上の 層2が形成される。この上に室温でA1膜をMBE成長 7~0.9eVのAsアンチサイト欠陥静位を持つ中間 ためAs1を服料しながら450℃で5分間熱処理す る。これにより、微度約101gcm-3の、伝導帯下0.

**年期平7-147426** 

ල